С появата на технологията за 3D опаковане се появи терминът "повече от Мур", за да отрази, че скоростта на нарастване на плътността на площната верига надвишава традиционната скорост на мащабиране на IC, свързана със закона на Мур. На конференцията за автоматизация на дизайна, проведена в Лас Вегас тази година, множество експонати от доставчици демонстрираха уникални технологии за опаковане. Усъвършенстваната технология за опаковане обаче изисква и съответните методологични процеси, включително всички аспекти на дизайна, изпълнението и (електрическото отопление) анализ. Имах възможността да обсъдя с Джон Парк, директор на отдела за опаковане на интегрални схеми и продуктово управление на кросплатформени решения в Cadence, изискванията на процеса за тези решения за опаковане.
Класификация: SoC, SiP и Chiplet
Технологията Multi Chip Module (MCM) съществува от десетилетия и се прилага в много специфични високопроизводителни изчислителни, комуникационни и космически приложения. Инженерните ресурси за разработване на физически реализации са значителни и инвестициите в електрически анализ на системи за опаковане на чипове също са значителни
Той също така каза: „Имаше две последващи тенденции. Разширяващата се силициева технология по закона на Мур въведе архитектура на система върху чип (SoC), интегрираща IP адреси от множество източници. В същото време броят на сигналите и мощността I/O на тези модули също Въвеждането на 2.5D технология за опаковане, използвайки интерполатори (или субстрати), позволи на тези модули с висок брой щифтове да бъдат интегрирани в пълен пакет на системно ниво (SiP), увеличавайки възможностите за SiP. Технологията за 3D опаковане, използваща вертикално подредени форми, беше пусната едва наскоро, което поставя специални изисквания към процеса EDA, от ограничен достъп до тестови щифтове до различни изисквания за термично моделиране